PLC程序的时序逻辑设计法

    (1)概述    时序逻辑设计法适用于PLC各输出信号的状态变化有一定的时间顺序的场合，在程序设计时根据画出的各输出信号的时序图，理顺各状态转换的时刻和转换条件，找出输出与输入及内部触点的对应关系，并进行适当化简。一般来讲，时序逻辑设计法应与经验法配合使用，否则将可能使逻辑关系过于复杂。    (2)时序逻辑设计法的编程步骤    1)根据控制要求，明确输入／输出信号个数。    2)明确各输入和各输出信号之间的时序关系，画出各输入和输出信号的工作时序图。    3)将时序图划分成若干个时间区段，找出区段间的分界点，弄清分界点处输出信号状态的转换关系和转换条件。    4) PLC的I/O、内部辅助继电器和定时器／计数器等进行分配。    5)列出输出信号的逻辑表达式，根据逻辑表达式画出梯形图。    6)通过模拟调试，检查程序是否符合控制要求，结合经验设计法进一步修改程序。    (3)时序逻辑设计举例    1)控制要求。有A1和A2两台电动机，按下起动按钮后，A1运转10min，停止5min，A2与A1相反，即A1停止时A2运行，A1运行时A2停止，如此循环往复，直至按下停车按钮。    2)I/O分配。X0为起动按钮，X1为停车按钮，Y0为A1电动机接触器线圈，Y1为A2电动机接触器线圈。    3)画时序图。为了使逻辑关系清晰，用中间继电器M0作为运行控制继电器，且用T0控制A1运行时间，T1控制A1停车时间。根据要求画出时序图，如图5-35所示。由该图可以看出，T0和T1组成闪烁电路，其逻辑关系表达式为：

    图5-35    两台电动机顺序控制时序图    4)设计梯形图。结合逻辑关系画出的梯形图如图5-36所示。最后，还应分析一下所画梯形图是否符合控制要求。
    图5-36   两台电动机顺序控制梯形图